

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-276330

(43)Date of publication of application : 06.10.2000

(51)Int.Cl.

G06F 7/58
G09C 1/00

(21)Application number : 11-082973

(71)Applicant : SYST KOGAKU KK
YOSHIDA RYUICHI

(22)Date of filing : 26.03.1999


(72)Inventor : NAGAI KOICHIRO
YOSHIDA RYUICHI

(54) RANDOM NUMBER GENERATING DEVICE EQUIPPED WITH FAULT JUDGING FUNCTION

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent a document managing device, etc., from operating inadequately by always monitoring whether or not random number data output are random enough and stopping the random number data when it is judged that the data output is not random enough.

SOLUTION: The noise voltage generated by a noise generating circuit 5 is fine, so the voltage is amplified by using an amplifying circuit 15. The noise output amplified by the amplifying circuit 15 is supplied to a high-pass filter 17 to remove low-frequency components. The output of the high-pass filter 17 is supplied to a comparing circuit 21 and binafized into a high or a low level according to a specific reference voltage as a threshold. The output of the comparing circuit 21 is inputted to a level converting circuit 23 and converted to the logical voltage level of a sampling circuit 25. Then the output end of a smoothing circuit 35 is connected to a gate circuit 40 and a randomness decision circuit 41. When a gate-OFF command is received from the randomness decision circuit 41, the relaying of the random number output is stopped to stop outputting the random number data to the output.



LEGAL STATUS

[Date of request for examination]	16.11.2000
[Date of sending the examiner's decision of rejection]	26.02.2003
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]	
[Date of final disposal for application]	
[Patent number]	3447976
[Date of registration]	04.07.2003
[Number of appeal against examiner's decision of rejection]	2003-04981
[Date of requesting appeal against examiner's decision of rejection]	27.03.2003

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2000-276330

(P2000-276330A)

(43) 公開日 平成12年10月6日 (2000.10.6)

(51) Int.Cl. ⁷	識別記号	F I	テマコード [*] (参考)
G 0 6 F 7/58		G 0 6 F 7/58	A 5 J 1 0 4
G 0 9 C 1/00	6 5 0	G 0 9 C 1/00	6 5 0 B

審査請求 未請求 請求項の数 8 O L (全 5 頁)


(21) 出願番号	特願平11-82973	(71) 出願人	596131492 システム工学株式会社 東京都千代田区神田錦町 1-15-11
(22) 出願日	平成11年 3 月26日 (1999.3.26)	(71) 出願人	599041020 吉田 隆一 福岡県飯塚市川津680-4
		(72) 発明者	長井 剛一郎 神奈川県川崎市宮前区馬場858番地 カサ ベルデ宮崎台505号
		(72) 発明者	吉田 隆一 福岡県飯塚市川津680-4
		(74) 代理人	100079119 弁理士 藤村 元彦 Fターム(参考) 5J104 AA27 FA10

(54) 【発明の名称】 故障判断機能を備えた乱数生成装置

(57) 【要約】

【目的】 自身の故障を判別して、非真正な乱数出力の出力を防止する。

【解決手段】 乱数生成部から得られる乱数データを取り込んで取り込んだ乱数データの乱数性を検定して、乱数性が不十分であることを判定したときには、乱数データの出力を禁止する。



1

【特許請求の範囲】

【請求項 1】 物理乱数データを生成する乱数生成手段と、前記物理乱数データを取り込んで取り込んだ物理乱数データの乱数性が不十分である場合、前記物理乱数データの次段への出力を禁止する禁止手段と、からなることを特徴とする乱数生成装置。

【請求項 2】 前記禁止手段は、前記物理乱数データの内の同一データ値の出現確率に基づいて、前記物理乱数データの乱数性を判定することを特徴とする請求項 1 記載の乱数生成装置。

【請求項 3】 前記禁止手段は、前記物理乱数データの内の同一データ値の出現確率の一様性、非周期性、非系列性、の順に検定することを特徴とする請求項 2 記載の乱数生成装置。

【請求項 4】 前記乱数生成手段は、接合を含む半導体素子と、降伏電流が生じる程の逆バイアス電圧を前記接合に印加する逆バイアス印加手段と、前記接合を含む電流路に生ずる雑音信号をサンプリングして得られるデジタル信号を乱数として出力するデジタル化回路と、からなることを特徴とする請求項 1 記載の乱数生成装置。

【請求項 5】 前記雑音信号の増幅信号を得る増幅回路と、

前記増幅信号を所定の基準電圧と比較して 2 値化信号を得る比較回路と、

前記 2 値化信号をサンプリングして、0 及び 1 からなるサンプリング値系列を得るサンプリング回路と、を有することを特徴とする請求項 4 記載の乱数生成装置。

【請求項 6】 前記半導体素子は、ツェナーダイオードであることを特徴とする請求項 4 又は 5 記載の乱数生成装置。

【請求項 7】 前記サンプリング値系列における 0 及び 1 の各々の発生確率が略等しくなるように前記基準電圧を制御する制御手段を有することを特徴とする請求項 5 記載の乱数生成装置。

【請求項 8】 前記サンプリング値系列における 0 及び 1 の発生確率が略等しくなるように前記サンプリング値系列を平滑化する手段を有することを特徴とする請求項 5 記載の乱数生成装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、乱数生成装置に関する。

【0002】

【関連技術】 本願出願人は、物理乱数を用いた乱数生成装置を開発し、これを特願平 10-232823 号において開示した。かかる乱数生成装置から得られる乱数を用いて、文書管理の識別のためのキーワードとする装置も考えられ、本出願人は、かかる装置についても、特願平 11-46085 号において開示した。

【0003】 このような装置において、万一、物理乱数

2

を生成する半導体素子の劣化や関連回路の断線のような故障が発生して、乱数生成装置が真正乱数データを出力しない場合、文書管理装置が正しく動作せず、必要な文書が読み出せないということになり、重大な問題を引き起こすおそれがある。

【0004】

【発明が解決しようとする課題】 本発明は、かかる問題に対処すべくなされたものであり、自身の故障を検知して対処し得る乱数生成装置を提供することを目的とする。

【0005】

【課題を解決するための手段】 本発明による乱数生成装置は、自身の生成する乱数データを一旦取り込んで記憶して、取り込んだ乱数データの乱数性を確認し、取り込んだ乱数データの乱数性が不十分であると判断した場合、乱数データ出力を停止するようになっている。

【0006】

【発明の実施の形態】 以下、本発明の実施例を図面を参照しつつ詳細に説明する。図 1 は、本発明による第 1 の実施例である乱数生成装置の構成を示している。また、図 2 は図 1 に示した乱数生成装置の動作を説明する図であり、主要な回路ブロックの出力信号を示している。

【0007】 図 1 において、5 は雑音発生回路である。ツェナーダイオード 8 の p n 接合に抵抗器 11 を介して降伏が生じる程度の逆バイアス電圧を印加している。これにより、逆方向に微弱な降伏電流が流れ、ランダムな雑音電圧が発生する。このようにツェナーダイオード 8 を動作させることにより、ツェナ電圧を中心とした、ピークトゥピーク (peak-to-peak) で数十〜数百 μ V 程度のランダムな雑音電圧出力が得られ、これを乱数の発生源としている。

【0008】 具体的には、電源電圧 V_{cc} を +12 V とし、ツェナーダイオード 8 にはツェナ電圧が 6.3 V と電源電圧の約 1/2 であるものを用いた。ツェナーダイオード 8 には 560 k Ω の抵抗器 11 を介して逆バイアス電圧を印加することにより、約 10 μ A の逆方向電流が流れ、6.3 V を中心に peak-to-peak 電圧が約 200 μ V、平均周波数が 60〜70 kHz 程度の雑音電圧が発生する。(図 2 (a) 参照)

雑音発生回路 5 で得られた雑音電圧は微弱であるので、これを増幅回路 15 を用いて電圧増幅する。具体的には、2 段のオペアンプを用いている。この増幅回路 15 の電圧利得は約 74 dB で、6.3 V を中心とした peak-to-peak 電圧が 1 V 程度の増幅出力を得ることができる。(図 2 (b) 参照)

次に、増幅回路 15 により増幅された雑音出力は、ハイパスフィルタ 17 に供給され低周波成分が除去される。ハイパスフィルタ 17 のカットオフ周波数は、後述するサンプリングの周波数の 2 倍程度であればよい。ハイパスフィルタ 17 の出力は、比較回路 21 に供給され、所

3

定の基準電圧を閾値としてハイレベル、ローレベルに分けられ2値化される。

【0009】増幅雑音出力は、接地電圧を中心にほぼ対称であるので、接地電圧を基準電圧として増幅雑音電圧の2値化を行うことができる。本実施例においては、基準電圧として非常に安定している接地電圧を用いている。すなわち、結合コンデンサ19を用い、増幅雑音出力の直流成分をカットした交流成分を比較回路21に入力している(図2(c)参照)。これにより、接地電圧(0V)を閾値とした2値化を行うことができる。この構成においては、温度変化によってツェナ電圧が変化しても、直流成分が増減するのみで2値化には全く影響は生じない。従って、比較回路21の入力端には0Vを中心にしたpeak-to-peak電圧が1V程度の増幅雑音電圧の交流成分が入力され、接地電圧である0Vを閾値とした2値化が行われる。

【0010】比較回路21の出力は、レベル変換回路23に入力され、後段のサンプリング回路25の論理電圧レベルに変換される。レベル変換回路23の出力は、周期性のないランダムな矩形波である(図2(d)参照)。この矩形波は、サンプリング回路25に供給される。サンプリング回路25は、入力矩形波の周波数に対してある程度低い(数分の1程度以下の)一定周波数で入力矩形波のサンプリングを行い、0及び1のビットからなる系列を得る。入力矩形波には周期性がなく、またサンプリングのタイミングは入力矩形波の周波数とは独立であるので、得られたビット系列は、0、1の各々の発生確率が等しければ、真正乱数系列であることが期待できる。

【0011】また、サンプリング回路25において得られた乱数系列の0及び1の各々の発生確率が等しくなるように平滑化処理をなす平滑化回路35をサンプリング回路25の後段に設けている。平滑化は、インバランスな0、1の系列を、 x_1, x_2, x_3, \dots とし、得られる乱数を y としたとき、

【0012】

【数1】

$$y = x_1 \oplus x_2 \oplus \dots \oplus x_n$$

を用いて行うことができる。ここで、

【0013】

【外1】



は2を法とする和(排他的論理和)を表す演算である。これにより得られる y の系列はバランス性が改善されることが示される。すなわち、 x_1, x_2, x_3, \dots の系列中の0の発生確率を p 、1の発生確率を $q = 1 - p$ とし、 y に関して0の出現確率を P 、1の出現確率を $Q = 1 - P$ とすると、 y のインバランスは、

4

$$P - Q = (p - q) \cdot n$$

で与えられる。ここで、 n は平滑化におけるブロックサイズである。 n を大きくとれば、インバランス性は指数関数的に小さくなる。

【0014】サンプリング回路25において得られた0、1からなる真正乱数の系列は、外部インタフェース(図示していない)、例えばRS-232Cインタフェースなどを介して外部機器へ供給される。尚、サンプリング周波数は、外部機器が必要とするビットレートに設定する必要がある。次に、平滑化回路35の出力端は、ゲート回路40及び乱数性判定回路に接続されている。ゲート回路40は、乱数性判定回路41からゲートオン指令を受けている限り、平滑化回路35からの乱数出力を外部出力端子(図示せず)に中継する。そして、乱数性判定回路41からゲートオフ指令を受けると、乱数出力の中継を停止して、乱数データの外部への出力を停止する。乱数性判定回路は、平滑化回路35からの乱数データの乱数性を判定して、該乱数データが、十分なる乱数性を備えていることを判定した場合、乱数データの出力を可として、ゲート回路40にゲートオン指令を供給する。

【0015】次に、図3のフローチャートを参照しつつ、乱数性判定回路について説明する。乱数性判定回路41は、平滑化回路35からの乱数データ出力が、十分なる乱数性を備えているのかどうかを判定して、もし乱数データが十分なる乱数性を備えている限りゲートオン指令を出力し、該乱数データが十分なる乱数性を備えていないと判断したときにはゲートオフ指令を発するのである。乱数性判定回路41は、例えば、マイクロプロセッサ(図示せず)によって、形成され、図3に示したフローチャートによって表された乱数性判別サブルーチンを実行することによって、かかる機能を達成する。

【0016】即ち、このサブルーチンは、例えば、マイクロプロセッサのクロックによって周期的に実行されるメインルーチン(図示せず)によって、適当なタイミングにて割り込んで実行される。このサブルーチンにおいては、先ず、平滑化回路35から発せられる乱数データ m (m は自然数)ビット分を、順次、取り込んで、所定のメモリに書き込む(ステップS1)。そして、書き込まれた m ビットの乱数データの出現頻度を求める。そして、乱数データの出現頻度が一定の範囲において一様に分布しているや否やを例えば、 χ^2 検定を行うことにより、確認する(ステップS2)。もし、かかる出現頻度の一様性が確認出来なかったときは、乱数データが乱数性を欠くものであるとして上記したゲートオフ出力を指令する(ステップS3)。そして、ブザー音等を出して、アラーム出力をなす(ステップS4)。

【0017】ステップS2において、 m ビットの乱数データの出現頻度が同様であると判定した場合、次のステップS5において、同一の値の乱数データが周期的に発

5

生して、取り込んだ乱数データが、非周期性を備えているや否やを例えばX2検定により確認する。そして、取り込んだ乱数データが、非周期性を充足していないと判断した場合、ゲートオフ出力及びアラーム出力を指令するステップS3及びS4を実行する。ステップS5において、取り込んだ乱数データが非周期性を充足していると判断した場合、次のステップS6を実行する。

【0018】このステップS6においては、取り込んだmビットの乱数データの内、同一データの2次元的出現確率を検定する。そして、この2次元的出現確率の分布が非系列的な分布をしているや否やを確認する。換言すれば、取り込んだ乱数データが非系列的であるということは、1の乱数データから次の乱数データが予測困難であるということである。

【0019】ステップS6において、取り込んだ乱数データの非系列性が確認できなかった場合、ステップS3及びS4を実行する。一方、取り込んだ乱数データの非系列性が確認された場合、ステップS7を実行してゲートオン出力をゲート回路40に供給する。以上説明した乱数性判別ルーチンにおいては、乱数性の要件として、一様性、非周期性、非系列性の3つの要件を検定しているが、一様性が、最も重要であり、一様性を備えていれば、乱数性を備えていると判断することとしても、実用上問題ない場合も考えられる。

【0020】また、ステップS4のアラーム出力において、一様性、非周期性、非系列性のいずれの要件を欠いているのかを表示して故障修理の便に供することも出来る。なんとなれば、「一様性」欠如の場合は物理乱数発生器の部品の故障による特定の信号（値）の発生、あるいは乱数を暗号システムの暗号鍵に使用した場合に、暗号鍵の統計的予想に基づく暗号解読攻撃の事態が推測出来る。また、「非同期性」欠如の場合は、物理乱数発生器の部品の故障による特定の信号（値）の周期的発生、物理乱数発生装置の乱数発生源であるノイズに装置内部もしくは外部からクロックなどの周期的なノイズが付加される事、あるいは乱数を暗号システムの暗号鍵に使用した場合に、暗号鍵の統計的予想もしくは周期的予想に基づく攻撃の事態が推測出来る。また、「非系列性」欠如の場合は、物理乱数発生器の部品の故障による連続した特定の信号（値）の発生あるいは、乱数を暗号システムの暗号鍵に使用した場合、古い暗号文分析により、暗号鍵を予測する暗号解読攻撃の事態が推測出来るからである。

【0021】尚、図1においては平滑化回路35をハードウェアの構成として説明したが、実際はコンピュータのソフトウェアで容易に実現可能であり、コンピュータ側で必要な程度（ブロックの大きさ）で行えば十分であ

6

る。以上の処理を行うことによって、より真正乱数に近い0, 1の系列を得ることが出来る。そして、平滑化回路35、乱数性判定回路41の機能を1つのマイクロコンピュータによって実行することも出来るのである。

【0022】尚、上記実施例においては、雑音発生源としてツェナーダイオードを用いた場合を例に説明したが、これに限らず、例えば異種導電型の半導体接合を用い、その降伏電流を雑音発生源として用いてもよい。更に、ゲート40は、例えばRS-232Cインターフェースの如きいわゆる外部インターフェース回路によって構成することが出来、この場合、ゲートオフ指令は、DTR (Data Terminal Ready)をオフにするが如き、いわゆるディスエーブル信号に等価である。

【0023】

【発明の効果】以上説明したことからも明らかな如く、本発明による乱数生成装置においては、乱数データ出力が、十分なる乱数性を備えているや否やを常時監視して、乱数性を充足していないことを判定した場合、乱数データ出力を停止することとしているので、万一、乱数生成装置が故障しても、乱数データに基づいて動作する文書管理装置等が不適切な動作をすることを防止できる。

【0024】従って、本装置を、例えばパーソナルコンピュータ等に「真性乱数発生エンジン」として組み込むことにより、デジタル署名アルゴリズムを用いた署名生成のための「真性乱数（物理乱数）」を提供することができると共に、すなわち、従来用いられてきた擬似乱数を用いた場合に比べはるかにセキュリティ確度の高い通信を行うことが可能となる。

【図面の簡単な説明】

【図1】本発明による乱数生成装置を示すブロック図である。


【図2】図1に示された乱数生成装置の乱数生成動作を説明する波形図である。

【図3】図1に示された乱数生成装置の乱数性検定動作の例を示すフローチャートである。


【主要部分の符号の説明】

- 5 雑音発生回路
- 8 ツェナーダイオード
- 17 ハイパスフィルタ
- 21 比較回路
- 23 レベル変換回路
- 25 サンプリング回路
- 35 平滑化回路
- 40 ゲート回路
- 41 乱数性判定回路

【図1】



【図2】



【図3】

